Utvider RISC-V-verktøy med 64-bits støtte
IAR Systems kommer med støtte for 64-biters RISC-V-kjerner i utviklingsverktøyet IAR Embedded Workbench for RISC-V.
Denne artikkelen er 2 år eller eldre
IAR Embedded Workbench for RISC-V er en komplett C/C++-kompilator- og debuggerverktøy for utviklere av innvevde systemer, med blant annet integrerte kodeanalyseverktøy.
Versjon 3.10 støtter nå RV64 RISC-V-kjerner, inkludert flere RV64-enheter fra Andes, Codasip, Microchip, Nuclei og SiFive. I tillegg støttes symmetrisk multikjerne-prosessering (SMP), som muliggjør feilsøking av RISC-V-prosessorer med flere kjerner.
– 64-bit støtte er en viktig milepæl for vår investering i RISC-V-teknologien og -økosystemet, kommenterte Anders Holmberg, CTO, IAR Systems. – Interessen for RISC-V-teknologi fortsetter å vokse, spesielt i Asia-Stillehavsregionen, og vi har forpliktet oss til å være i forkant når det kommer til profesjonelle utviklingsløsninger for å bygge innvevde applikasjoner på tvers av alle bransjer.
