Sikker Terabit-kommunikasjon
META-DX2+ fra Microchip gjør det mulig å doble ruter- og svitsjesystemkapasiteter med 112G PAM4-tilkobling for 800G-porter, legger til kryptering og klasse C/D presisjonstiming.
Publisert
Denne artikkelen er 2 år eller eldre
Kravet om økt båndbredde og sikkerhet i nettverksinfrastruktur drevet av vekst i hybridarbeid og geografisk distribusjon av nettverk, redefinerer grenseløst nettverk.
Ledet av applikasjoner for kunstig intelligens og maskinlæring, er den totale portbåndbredden for 400G (gigabit per sekund) og 800G anslått til å vokse med en årlig vekst på over 50 %, ifølge 650 Group. Denne veksten bidrar til overgangen til 112G PAM4-tilkobling utover skydatasenter og svitsjer og rutere for telekomtjenesteleverandører til ethernet-svitsjplattformer for bedrifter.
Microchip Technology sier de svarer på denne markedstrenden med META-DX2 Ethernet PHY-porteføljen (fysisk lag) ved å introdusere en ny familie av META-DX2+ PHY’er. Dette er, i følge selskapet, industriens første løsning satt til å integrere 1,6T (terabit per sekund) linjehastighet ende-til-ende-kryptering og portaggregering for å klargjøre overgangen til 112G PAM4-tilkobling, for utstyr som Ethernet-svitsjer, sikkerhetsutstyr, skyoppkoblings-rutere og optiske transportsystemer.
META-DX2+s konfigurerbare 1,6T databanearkitektur utkonkurrerer de neste konkurrentene med 2x i total «girkasse»-kapasitet og treff-fri 2:1 svitsjet mux-modus, muliggjort ved en unik «ShiftIO»-funksjon, sier selskapet. De fleksible XpandIO-portaggregeringsmulighetene optimaliserer ruter-/svitsjeportutnyttelsen når det kjøres lavhastighetstrafikk.
Komponentene inkluderer også IEEE 1588 Class C/D Precision Time Protocol (PTP)-støtte for nøyaktig nanosekund tidsstempling som kreves for 5G og kritiske tjenester. Ved å tilby en portefølje av fotavtrykk-kompatible retimere og avanserte PHY’er med krypteringsalternativer, er det mulig å utvide designene til å legge til MACsec og IPsec basert på et felles kortdesign og programutviklingssett (SDK).
META-DX2+ inkluderer:
- Dobbel 800 GbE, quad 400 GbE og 16x 100/50/25/10/1 GbE MAC/PHY
- Integrerte 1,6T MACsec/IPsec-motorer som avlaster kryptering fra pakkeprosessorer slik at systemene lettere kan skalere opp til høyere båndbredder med ende-til-ende-sikkerhet
- Mer enn 20 % kortareale-besparelser sammenlignet med konkurrerende løsninger som krever to enheter for å levere samme 1,6T girkasse og treff-frie 2:1 mux-moduser
- XpandIO muliggjør portaggregering av Ethernet-klienter med lav hastighet over Ethernet-grensesnitt med høyere hastighet, optimalisert for bedriftsplattformer
- ShiftIO-funksjonen kombinert med et svært konfigurerbart integrert krysspunkt muliggjør fleksibel tilkobling mellom eksterne brytere, prosessorer og optikk
- Varianter med 48 eller 32 Long Reach (LR)-kompatible 112G PAM4 SerDes inkludert programmerbarhet for å optimalisere kraft kontra ytelse
- Støtte for Ethernet, OTN, Fibre Channel og proprietære datahastigheter for AI/ML-applikasjoner
Prøveeksemplarer av META-DX2+-familien forventes å være tilgjengelig i løpet av fjerde kvartal 2022. For mer informasjon, se META-DX2+
