Forbedrer verktøy for RISC-V

Imperas Software Ltd. kommer i dag med sine nyeste produktoppdateringer. Disse omfatter de nyeste modellene av RISC-V prosessorer, ImperasDV prosessorverifikasjonsløsninger og de virtuelle plattformbaserte verktøyene for programvareutvikling og utforsking av arkitekturer.

En oppdatering kommer også for den kostnadsfri RISC-V instruksjonssettsimulatoren (ISS), riscvOVPsimPlus. 

– Ettersom RISC-V modnes og bruken øker, blir RISC-V-økosystemet, inkludert både maskinvareimplementerings- og programvareutviklingsverktøy, stadig viktigere for suksessen til individuelle RISC-V-prosjekter, kommenterer Simon Davidmann, administrerende direktør i Imperas Software Ltd.

Imperas OVP RISC-V-modeller støtter hele spekteret av RISC-V-spesifikasjonen, inkludert støtte for både ratifiserte og stabile, ikke-ratifiserte spesifikasjoner. Modellene er fullt konfigurerbare for hele spesifikasjonen, inkludert brukervalg av versjonen av hver utvidelse. Modellene, når de brukes med Imperas-simulatorene, er raske: typisk ytelse under en normal programvarebelastning er 500 millioner instruksjoner per sekund! I tillegg til generiske RISC-V-modeller, støtter Imperas OVP-prosessormodellbibliotek modeller av prosessor IP fra Andes, Codasip, Imagination, Intel, lowRISC, Microsemi, MIPS, NSI-TEXE, OpenHW Group, SiFive og Tenstorrent. Imperas-modellene kan også modifiseres av brukeren for å legge til tilpassede funksjoner, inkludert instruksjoner og CSR-er.

Imperas RISC-V-modellene er nøkkelteknologien for både ImperasDV-prosessorverifiseringsløsningen og for de virtuelle plattformene. ImperasDV består av RISC-V-referansemodellen, verifikasjons-IP for å lette kommunikasjonen mellom RTL-simuleringsmiljøet og Imperas-referansemodell-undersystem og riscvISACOV SystemVerilog funksjonelle dekningsmoduler. ImperasDV støtter en asynkron kontinuerlig sammenligningsverifiseringsmetodikk, som skal muliggjøre verifisering av komplekse prosessorfunksjoner, inkludert avbrudd, feilsøkingsmodus, privilegiemoduser, multi-hart-prosessorer og prosessorer med problematiske og ikke-fungerende signalveier.

Virtuelle plattformer (instruksjonsnøyaktig programvaresimulering) for programvareutvikling er ifølge selskapet et must for programvare/systemer av enhver kompleksitet (AI/ML SoCs er et godt eksempel), eller med krav til kvalitet, pålitelighet, trygghet eller sikkerhet. Imperas virtuelle plattformprodukter skal muliggjøre tidsplanreduksjon og forbedret feilsøking og programvareanalyse. I tillegg hjelper verktøy som avansert sporing og profilering brukere med utforskning av arkitektur, inkludert evaluering av virkningen av tilpassede instruksjoner på RISC-V-prosessoren.

Imperas-produkter er også integrert i andre standard EDA-miljøer, som SystemC, SystemVerilog og velkjente simulerings- og emuleringsverktøy fra Cadence, Siemens EDA og Synopsys.