Trender i FPGA-verifisering
FPGA Forum 2020 åpner med innlegg fra sjefsforsker hos Mentor, som for første gang kan fortelle om trendanalyser innen FPGA-verifisering.
Denne artikkelen er 2 år eller eldre
Programkomitéen for FPGA Forum fornekter seg ikke, og har nok en gang hentet inn et åpningsforedrag fra øverste hylle på verdensbasis.
FPGA Forum 2020 vil gå av stabelen i Trondheim 12.-13. februar (med workshops 11.), og vil altså innledes med et foredrag av Harry Foster, som er sjefsforsker innen IC-verifiseringsdivisjonen i Mentor (nå et selskap under Siemens Business). – Ifølge interne kilder er dette noe av det beste Mentor kan by på, opplyser Espen Tallaksen (Bitvis) i programkomitéen.
Foster vil presentere temaet ”FPGA Verification Maturity: A Quantitative Analysis” om morgenen 12. februar 2020.
Mens det er publisert flere studier rundt trender innen funksjonell IC/ASIC verifisering, har det til nå ikke vært gjort undersøkelser spesielt rettet mot trender innen FPGA-verifisering.
For å bøte på informasjonsbristen her, vil Foster presentere resultatene fra en nyere, stor industristudie på funksjonell verifisering. Funnene i denne undersøkelsen vil gi uvurderlig innsikt i tilstanden for dagens FPGA-marked, både når det gjelder design- og verifiseringstrender.
– Det som er unikt med denne studien, er at man for første gang har kunnet kvantifisere virkningen av den økende kompleksiteten, i form av verifiseringseffektivitet og –innsats, opplyser programkomitéen.
FPGA Forum vil for øvrig sende ut invitasjon til å holde foredrag og presentasjoner under FPGA Forum 2020, sannsynligvis i løpet av september, så her kan det være muligheter til å dele erfaringer og ikke minst selvskryt. Følg med!
