FPGA forum: Hovedforedrag om FPGA verifiseringstrender
Februar er tid for FPGA forum og arrangementet har eksisert siden 2005. Neste år skal Harry Foster fra Mentor/Siemens være hovedtaler/keynote speaker. Tema er FPGA verifiseringstrender.
Denne artikkelen er 2 år eller eldre
Mens flere studier på funksjonelle verifikasjonstrender for integrerte kretser og ASIC er blitt publisert, har det ikke vært studier som er spesielt fokusert på FPGA-verifiseringstrender. For å møte denne mangelen på informasjon, presenterer Harry Foster resultatene fra en nylig stor industristudie om funksjonell verifisering under tittelen «FPGA Verification Maturity: A Quantitative Analysis».
Funnene fra denne studien gir uvurderlig innsikt i tilstanden til dagens FPGA-marked både når det gjelder design- og verifiseringstrender. Det som er unikt med denne studien, er at virkningen av denne økende kompleksiteten for første gang er blitt kvantifisert når det gjelder verifiseringseffektivitet og innsats.
Harry Foster er Chief Scientist Verification for IC Verification Solutions-divisjonen i Mentor. Han er også er medstifter og Executive Editor for Verification Academy. Han har flere patenter på verifisering og har vært medforfatter til seks bøker om verifikasjon. I 2006 mottok han «Accellera Technical Excellence Award» for sine bidrag til utvikling av industristandarder, og var den opprinnelige skaperen av Accelera Open Verification Library (OVL)-standarden. Harry er medlem i hvoedstyret til Design Automation Conference (DAC) og er nestleder for 2020 DAC.
FPGA forum 2020 arrangeres 12.-13. februar på Hotel Royal Garden, Trondheim. I tillegg er det workshop-dag 11. februar.
