Kurs i design av minnegrensesnitt

Med den raske utviklingen av minneteknologi er det mye å holde styr på hvis du vil dra nytte av de nyeste teknologiene. På dette kurset får Hermann Ruckerbauer rundt alle detaljene rundt dynamisk minne, timing, de-rating, testing, layout og signalintegritet. Alt du trenger for å forstå og designe selv de raskeste minnetypene i DDR3, DDR4 og utfordringene fremover med DDR5. Hensikten er å gjøre deltakerne komfortable ved å designe og verifisere minnedesign både nå og i fremtiden.

– Kurset trekker allerede deltagere fra hele EU, så det er definitivt også relevant i Norge, sier Rolf Østergaard, EE-Training til Elektronikk. – Vi har bekreftet at kurset blir kjørt siden vi har passert minimum deltakerantall, men vi vil gjerne gi alle en mulighet.

En dedikert del av kurset handler om feilsøking, da det er en av de mer kompliserte tingene rundt minnegrensesnitt. Dels på grunn av den store kompleksiteten og delvis på grunn av de åpenbare utfordringene med å undersøke alle relevante signaler.

Kurset er primært rettet mot maskinvaredesigningeniører som er ansvarlige for digital design. Programvareutviklere på lavt nivå og FPGA-designere som ønsker en bedre forståelse av de systemmessige avveiningene og optimaliseringsalternativene, vil også ha nytte av kurset, får vi vite.

Kurset veksler mellom teori og praktiske demonstrasjoner. – Ved å samarbeide med Rohde & Schwarz har vi fått tilgang til utstyr vi kan bruke til praktiske demonstrasjoner på kursene. Det er en virkelig vinn-vinn-vinn situasjon siden kursdeltakerne liker å se virkelige målinger som samsvarer med teori og simuleringer, forklarer Østergaard.

Les mer om kurset og påmelding på ee-training.dk/ddr