Første verifiserings-IP for fysiske lag - Elektronikknett
Cadence-phy-vip-integrated

Første verifiserings-IP for fysiske lag

Cadence har nå lansert det de sier er industriens første verifiserings-IP for PHY som dekker flere protokoller

Verifiserings-IPen er en del av Cadence Verification Suite og støtter selskapets strategi for intelligente systemdesign

Den nye Cadence VIP for PHY tilbyr verifiseringsløsning for fysiske lags grensesnitt og protokoller, inkludert PIPE 5.2 for PCI Express (PCIe) 5.0, USB3 og USB4, DFI for LPDDR4, DDR5 og HBM2E, og MIPI D-PHYsm/C-PHYsm for CSI-2sm 2.0 og DSIsm 2.0.

Med PHY VIP har innebygde muligheter for PHY-verifisering som:

  • Tidskontroller på PHY-nivå
  • Evne til å drive protokoll-bevisst og protokoll-agnostisk trafikk for uttømmende tester
  • Et innebygd resultattavle for analyse av mottakerbane, overføringssti og loopback
  • Kontroll over jitter, spredt spektrumklokke og bitfeilrate

I tillegg inkluderer løsningen Cadence TripleCheck-teknologi, som gir brukerne en PHY-relatert verifiseringsplan som er knyttet til spesifikasjonen, så vel som dekningsmodeller og en testsuite for å sikre samsvar med grensesnittspesifikasjonen.

Mer informasjon: cadence.com

Kommentarer