FPGA åpner for 400 Gb Ethernet - Elektronikknett
Intel-Stratix-10-x

FPGA åpner for 400 Gb Ethernet

Verdens første FPGA med 58Gbps PAM4 transceiverteknologi muliggjør implementering av 400Gb Ethernet, hevder Intel PSG.

Under konferansen Optical Fiber Communications (OFC)  i San Diego denne uken viste Intels Programmable Solutions Group det de kaller markedsledende, 58Gbps transceiverteknologi – integrert på Intel Stratix 10 TX FPGA.

Denne FPGAen blir ifølge Intel verdens første programmerbare portmatrise (FPGA) med 58Gbps PAM4 transceivere som nå kan leveres i volumproduksjon og som muliggjør implementering av 400Gb Ethernet.

Dette er et fremskritt som i praksis dobler den tilgjengelige transceiverbåndbredden, sammenlignet med tradisjonelle løsninger. Teknologien vil være viktig i anvendelser som krever høy båndbredde, som nettverks-, sky- og 5G-applikasjoner.

Ved å støtte to-modus modulering, 58Gbps PAM4 og 30Gbps NRZ, skal ny infrastruktur kunne nå 58Gbps datahastigheter og fortsatt være bakoverkompatibel med eksisterende nettverksinfrastruktur.

– Markedet for 400Gb Ethernet og QSFP-DD markedet utvikler seg i rask hastighet. Å være først i markedet med en portabel løsning er essensielt for å muliggjøre overgangen fra lab til felt. Vi er glade for å ha kunnet jobbe tett sammen med Intel for å levere vår neste-generasjon testmodul med den eneste produksjonsklare FPGA-teknologien som støtter nativ 58Gbps PAM4, sier Ildefonso M. Polo, markedsdirektør hos VeEX, en av Intels kunder som har tatt i bruk nyvinningen.

Intel Stratix 10 TX FPGAer tilbyr opp til 144 transceiverlinjer med serielle datahastigheter fra 1 til 58Gbps. Denne kombinasjonen skal gi en høyere aggregert båndbredde en noen andre FPGAer, og gjøre utviklere i stand til å skalere opp til leveringshastigheter på 100Gb, 200Gb og 400Gb.

Fra Intels utviklingsteam kommer det flere gode signaler for fremtiden: Under  Intel Architecture Day, avslørte Intel en 112G PAM4 høyhastighets transceiver-testbrikke, bygget på 10nm prosessteknologi. Brikken vil bli implementert i Intels neste generasjons FPGA produktfamilier, men det er ikke anslått noe tidspunkt for dette så langt.