Klokkebuffere over standard

Selskapet lanserer fire nye differensielle klokkebuffere med 20 utganger, som langt overgår PCIe Gen 5 jitterstandarder for neste generasjon datasenterapplikasjoner. ZL40292 (85Ω terminering) og ZL40293 (100Ω terminering) er spesifikt designet for å møte den nye DB2000Q spesifikasjonen, mens ZL40294 (85Ω terminering) og ZL40295 (100Ω terminering) er designet for å møte industristandarden DB2000QL. Disse nye komponentene møter også PCIe Gen 1, 2, 3 og 4 spesifikasjonene.

Hvert buffer fungerer som et ideelt tilbehør til brikkesett der det kreves distribuerte klokker over flere perifere komponenter, slik som sentralprosessorer, FPGAer og «Physical layers» (PHYs) i datasenterservere og lagringsenheter, sammen med mange andre PCIe-applikasjoner. Komponentenes lave additive jitter på omkring 20 femtosekunder (~20 fs) er langt bedre enn kravene i DB2000Q/QL-spesifikasjonene på 80 femtosekunder (80 fs). Dette gir designerne store marginer for å møte stramme timingbudsjetter og samtidig oppnå økte datahastigheter. Disse komponentene vil minimalisere jitter ved distribusjon av klokker på opptil 20 utganger, og dermed opprettholde integriteten og kvaliteten for hvert klokkesignal gjennom bufferet.

De nye bufferne anvender «Low-Power High-Speed Current Steering Logic» (LP-HCSL). Sammenlignet med standard HCSL, forbruker LP-HCSL en tredel av effekten. Denne egenskapen gir mulighet til å drive lengre lederbaner på kretskortene, og forbedre signalrutingen samtidig som kortplass og antall komponenter reduseres. For eksempel kan ZL40292 eliminere opp til 80 termineringsmotstander (fire per utgang) sammenlignet med tradisjonelle HCSL buffere, heter det i en melding fra Microchip.

ZL40292 og ZL40293 er tilgjengelig umiddelbart for prøve- og volumkvanta, i 72-pinns 10 x 10 mm QFN pakker. ZL40294 og ZL40295 er tilgjengelig umiddelbart i prøvekvanta, i 80-pinns 6 x 6 QFN pakker.