Lager evalueringsbrikke for Core-V
Kombinerer 64 og 32 bit prosessorkjerner i ny evalueringsbrikke: OpenHW Group lanserer CORE-V Chassis SoC prosjekt og inviterer bransjen til deltagelse.
Denne artikkelen er 2 år eller eldre
Med det nye CORE-V Chassis prosjektet, tar den nylig dannede OpenHW Group sikte på å tape ut en systembrikke (SoC) for evaluering av heterogene flerkjerneprosessorer, i løpet av andre halvår 2020. Systembrikken skal kunne kjøre på operativsystemet Linux.
CORE-V Chassis vil ha en CV64A 64-bit kjerne som kjører parallelt med en CV32E 32-bit tilleggsprosessorkjerne.
Den resulterende CORE-V Chassis evalueringsbrikken vil være basert på den velprøvde NXP iMX-plattformen, og skal også inneholde 3D- og 2D GPU, MIPI-DSI og CSI skjermteknologi og kamera-I/O, maskinvarebaserte sikkerhetsblokker, PCIe-forbindelse, en GigE MAC, USB 2.0 grensesnitt, støtte for (LP)DDR4, og flere SDIO grensesnitt, sammen med et stort spekter av andre periferiblokker.
Den 64-bit CV64A kjernen i CORE-V Chassis er basert på kjerne-IPen RV64GC RISC-V, opprinnelig utviklet som del av PULP plattformen ved University of ETH Zurich. Den optimaliserte CV64A-kjernen skal være i stand til å yte klokkefrekvenser på 1,5 GHz. Sammen med denne har man en høyst kapabel CV32E tilleggsprosessorkjerne, basert på RV32IMFCXpulp RISC-V kjerne-IP, også fra University of ETH Zurich.
– CORE-V Chassis prosjektet vil kunne bidra til å evaluere om realistisk silisiumutvikling er mulig ved bruk av prinsippene rundt åpen maskinvare, IP og verktøy, uttaler Rick O’Connor, president og SEO i OpenHW Group.
