Klokkeren timing fra Silabs - Elektronikknett
Klokkerene timingkretser fra Silabs

Klokkeren timing fra Silabs

Silicon Laboratories lanserer det de mener er industriens bredeste portefølje for 56G/112G SerDes klokking. 

Selskapet har gjort et krafttak med sin timingportefølje, for å møte de strenge kravene til klokking i 56G PAM-4 SerDes og kommende 112G applikasjoner.

Med denne utvidelsen av produktspekteret, påberoper Silicon Labs seg å være den eneste leverandøren av timingkretser som kan tilby et omfattende utvalg av klokkegeneratorer, jitterdempende klokker, spenningsstyrte krystalloscillatorer (VCXOs) og XOs for 100/200/400/600G design som tilfredsstiller kravene til jitter i referanseklokken på mindre enn 100 fs, med god margin. 
– Ledende produsenter av svitsjede systembrikker, PHY, FPGA og ASIC, inkludert Broadcom, Inphi, Intel, MACOM, Marvell, MediaTek og Xilinx, er i ferd med å migrere til 56G PAM-4 SerDes teknologi for å kunne støtte Ethernet med høyere båndbredde, dvs. 100G og mer, samt optiske nettverksdesign, heter det i en pressemelding fra Silicon Labs.

– For å møte de strenge kravene til 56G SerDes referanseklokker, krever maskinvareutviklere ofte klokker med mindre enn 100 fs (typisk) RMS fasejitterspesifikasjoner. Disse designene bruker typisk en blanding av andre frekvenser for CPU og systemklokker. Silicon Labs er den første klokkeleverandøren som tilbyr fullt integrerte klokke-IC løsninger for 56G design, som integrerer SerDes-, CPU- og systemklokker i én enkelt komponent, hevder de: 
– Silicon Labs’ nye klokkegeneratorer, jitterdempere og VCXO/XOs utgjør industriens bredeste portefølje av frekvens-fleksible timingkomponenter med ultra-lav jitter, tiltenkt de nyeste 56G SerDes-baserte  100/200/400/600G kommunikasjons- og datasenterdesign, kommenterer James Wilson, markedsdirektør for selskapets timingprodukter.