Gratis verifikasjonsseminar

Det er utviklingshuset Digitas som nå kjører det de kaller et meget kompakt kurs i god VHDL-basert verifikasjonsmetodikk, 29. april.

Kurset er gratis denne ene gangen i forbindelse med lanseringen av «Universal VHDL Verification Methodology». Bitvis Utility Library vil bli brukt i eksemplene. Dette er et gratis open source bibliotek, som kan lastes ned fra selskapets websider.

– Min erfaring sier at ALLE som lager VHDL testbenker på et hvilket som helst nivå bør bruke Bitvis Utility Library – såfremt de ikke har noe som de vet er enda bedre, er den beskjedne meldingen fra daglig leder Espen Tallaksen.

Etter lunsj vil fokus være på verifikasjon av mer komplekse design - med strukturert håndtering av samtidig aktivitet på flere interfaces, noe de fleste FPGAer har. Metodikken som presenteres er av helt generell art og er ”erfaringsmessig den suverent beste måten å håndtere samtidighet på i VHDL-testbenker”. På samme måte som for Bitvis Utility Library kan alle implementere en slik metodikk. Det er «kun» snakk om erfaring, struktur, sterk fokus på brukervennlighet, etc.

UVVM er Bitvis sin implementering av en slik metodikk, og alle eksempler vil hentes derfra. UVVM vil ikke bli gratis open source slik som Bitvis Utility Library, men vi vil også gi ut en gratis trial / non-commercial variant.

– Uansett om du aldri kommer til å bruke UVVM – eller lage noe lignende selv – så vil det være meget nyttig å få en forståelse av hvilke utfordringer FPGAer eller moduler med samtidig aktivitet på flere grensesnitt kan gi under verifikasjon og test, sier Tallaksen. – For FPGA-utviklere som bruker VHDL som sitt designspråk er kombinasjonen Bitvis Utility Library, OSVVM og UVVM det klart beste verifikasjonsalternativet, hevder han.

Se info, agenda og registrering under  http://bitvis.no/events/free-vhdl-verification-seminar/